반응형
[Verilog HDL] 디설실 - 0. 논리회로 복습
CSE/Verilog HDL2023. 9. 4. 18:59[Verilog HDL] 디설실 - 0. 논리회로 복습

소수점을 기준으로 한 숫자 시스템 숫자 시스템은 $r$을 밑(베이스)으로 해서 거듭 제곱 형태로 나타냄 10진수, 8진수, 16진수 10진수는 0부터 9까지 8진수는 0에서부터 7까지 16진수는 0에서부터 한 자리가 15까지 가질 수 있음 8진수는 특별한 목적이 아니면 잘 쓰지 않고 주로 2진수랑 16진수를 많이 씀 10진수와 2진수 10진수를 2진수로 변환 10진수를 0이 될 때까지 2로 계속 나눈 뒤 나머지를 역순로 읽기 2진수를 10진수로 변환 각 자릿수에 2의 거듭제곱을 곱함 LSB에 $2^0$ 을 곱하고, MSB에 갈 수록 지수를 1씩 더함 보수(Complements) 보수는 디지털 컴퓨터에서 뺄셈 연산을 단순화하고 논리적 조작을 위해 사용됨 다시 말해, 이것은 음수를 표현하는 데 사용됨 각 b..

728x90
반응형
image